位置: 文档库 > 求职简历 > 文档下载预览

《网络设备信号完整性工程师简历模板.doc》

1. 下载的文档为doc格式,下载后可用word或者wps进行编辑;

2. 将本文以doc文档格式下载到电脑,方便收藏和打印;

3. 下载后的文档,内容与下面显示的完全一致,下载之前请确认下面内容是否您想要的,是否完整.

点击下载文档

网络设备信号完整性工程师简历模板.doc

《网络设备信号完整性工程师简历模板》

一、个人信息

姓名:张明

性别:男

出生日期:1990年5月

联系方式:手机+86-138xxxx1234;邮箱zhangming@email.com

现居地:上海市浦东新区

求职意向:网络设备信号完整性工程师

期望薪资:25K-35K/月

到岗时间:1个月内

二、教育背景

2008.09-2012.06 电子科技大学 电子信息工程专业 本科

主修课程:信号与系统、数字电路设计、模拟电子技术、电磁场与电磁波、高速数字电路设计、通信原理

毕业设计:基于FPGA的高速串行接口信号完整性仿真研究(获得校级优秀毕业设计)

2012.09-2015.03 东南大学 电磁场与微波技术专业 硕士

研究方向:高速互连系统信号完整性分析与设计

硕士论文:多吉比特串行链路信号完整性建模与优化方法研究(发表在IEEE Transactions on Advanced Packaging期刊)

三、专业技能

1. 信号完整性分析

精通SI仿真工具:HyperLynx、ADS、Sigrity、HSPICE

熟悉IBIS模型建模与验证,能独立完成器件级SI仿真

掌握传输线理论、阻抗匹配、串扰、时序分析等核心SI问题解决方案

2. 电源完整性分析

熟练进行PDN设计,包括去耦电容布局、电源平面分割、IR Drop分析

掌握电源噪声对信号质量的影响评估方法

3. 电磁兼容设计

熟悉EMI/EMC设计规范,能进行辐射发射、传导骚扰问题定位与解决

掌握屏蔽设计、接地设计、滤波设计等EMC抑制技术

4. 高速数字设计

具备10Gbps以上高速串行接口设计经验,熟悉PCIe、USB3.0、SATA等协议

了解SerDes架构,能进行预加重、均衡器参数优化

5. 测试与测量

熟练使用示波器(DSOS804A)、矢量网络分析仪(E5071C)、频谱分析仪等测试设备

掌握眼图测试、抖动分析、S参数测量等测试方法

6. 编程与脚本

熟悉Python编程,能编写自动化仿真脚本

掌握Matlab进行信号处理与算法验证

了解Verilog HDL进行数字电路建模

四、工作经历

2015.07-2018.12 华为技术有限公司 信号完整性工程师

项目1:企业级交换机高速背板设计(100Gbps速率)

负责背板连接器选型与SI仿真,通过优化走线拓扑将串扰从-32dB降低至-45dB

主导PDN设计,解决12V电源平面200MHz频点处的谐振问题,使电压波动从±5%降至±2%

建立背板SI仿真流程,将仿真周期从5天缩短至2天,提高项目效率

项目2:数据中心服务器主板设计(支持PCIe 4.0)

完成PCIe 4.0信号完整性设计,通过预加重和均衡器参数优化,使眼图张开度达到95%

解决主板辐射发射超标问题,通过优化接地设计使30-1000MHz频段辐射降低12dBμV/m

编写《高速PCB设计规范》,成为部门标准文档

2019.01-2022.06 中兴通讯股份有限公司 高级信号完整性工程师

项目1:5G基站AAU设备设计(支持256QAM调制)

负责射频前端信号完整性分析,解决100MHz带宽下的I/Q不平衡问题,EVM从4.5%降至2.8%

优化电源分配网络,使LDO输出纹波从50mV降至15mV,满足5G高线性度要求

建立SI问题知识库,收录典型案例50+,减少问题重复发生

项目2:企业级路由器100G接口设计

完成QSFP28光模块接口SI设计,通过优化PCB叠层将插入损耗从-3.2dB降至-2.8dB

解决时钟信号抖动超标问题,通过调整PLL参数使周期抖动从80ps降至45ps

主导跨部门SI评审流程,发现并解决潜在SI问题12处

2022.07-至今 紫光展锐科技有限公司 信号完整性专家

项目1:5G SoC芯片参考设计

负责芯片封装与PCB的协同设计,建立封装-PCB联合仿真模型

通过优化封装焊盘设计,将SSN(同步开关噪声)从120mV降至75mV

开发自动化SI检查工具,提高设计检查效率40%

项目2:AI加速器高速互连设计(支持HBM3内存)

完成28Gbps DDR通道信号完整性设计,通过预加重优化使BER(误码率)从1e-12降至1e-15

解决HBM3内存颗粒的SSN问题,通过去耦电容优化使电源完整性指标达标

建立SI设计评审体系,规范设计输入输出要求

五、项目经验

项目A:高速服务器主板设计(2020.03-2020.12)

角色:SI技术负责人

技术挑战:支持PCIe 5.0(32Gbps)和DDR5(6400Mbps)的高速信号设计

解决方案:

1. 采用20层PCB叠层设计,严格控制阻抗容差(±8%)

2. 优化BGA扇出区域走线,将串扰从-28dB降至-42dB

3. 设计分级去耦网络,使电源完整性满足DDR5严苛要求

成果:

一次通过PCIe 5.0合规性测试

DDR5信号眼图张开度达到92%

项目B:5G小基站射频前端设计(2021.06-2022.03)

角色:EMC/SI技术主管

技术挑战:满足3GPP对5G NR的辐射发射限值要求

解决方案:

1. 优化射频布局,将PA(功率放大器)与LNA(低噪声放大器)隔离度提高15dB

2. 设计金属屏蔽罩,降低腔体谐振影响

3. 采用共模扼流圈抑制电源线传导干扰

成果:

辐射发射测试一次性通过(剩余裕量≥6dB)

传导骚扰测试满足CISPR 32 Class B标准

六、证书与培训

2016.05 CID(Certified Interconnect Designer)认证(IPC颁发)

2018.09 华为信号完整性专家认证(HCIE-SI)

2020.11 IEEE EMC Symposium参会并作技术报告

2021.06 完成Cadence高速设计培训课程

2022.03 获得PMP(项目管理专业人士)认证

七、自我评价

具备8年网络设备信号完整性设计经验,熟悉从器件选型到系统测试的全流程

精通高速数字设计理论,能独立解决复杂SI/PI/EMC问题

擅长使用仿真工具进行前期设计验证,减少后期调试成本

具有良好的跨部门沟通能力,能协调硬件、结构、测试团队推进项目

持续关注行业技术发展,定期参加技术研讨会保持知识更新

关键词:网络设备、信号完整性、电源完整性、电磁兼容、高速数字设计、PCIe、5G、仿真分析、SI工程师、PCB设计

简介:本文是一份网络设备信号完整性工程师的求职简历模板,涵盖个人信息、教育背景、专业技能、工作经历、项目经验、证书培训及自我评价等内容,全面展示了求职者在信号完整性领域的专业能力和实践经验,适用于应聘网络设备、通信设备等行业的相关技术岗位。

《网络设备信号完整性工程师简历模板.doc》
将本文以doc文档格式下载到电脑,方便收藏和打印
推荐度:
点击下载文档